什么是PCB信號完整性？9個提高信號完整性方法
2023/8/28 18:57:29
管理員
1747
PCB入門必備
2023/8/28 18:57:29
管理員
1747
PCB信號完整性設(shè)計，9個提高PCB信號完整性方法！
傳輸介質(zhì)對信號完整性的影響
當(dāng)信號從驅(qū)動器傳播到接收器時，它不會保持不變，無論發(fā)送的是什么，都會以不同程度的失真接收。這種信號失真的發(fā)生是由于阻抗不匹配、反射、振鈴、串?dāng)_、抖動和地彈等因素造成的。
PCB設(shè)計工程師的主要目的是盡量減少這些因素，便于原始信號能夠以最小的失真達(dá)到目的地。
二、為什么需要PCB信號完整？
PCB 中存在信號完整性問題時，可能無法按預(yù)期工作。它可能以不可靠的方式工作一一有時工作有時不工作。它可能在原型階段工作，但在量產(chǎn)時經(jīng)常失敗，它可能在實驗工作，但在現(xiàn)場不可靠，它在舊的生產(chǎn)批次中工作，但在新的生產(chǎn)批次中失敗等等。
在以下情況下，信號被認(rèn)為失去了完整性：
PCB在以下情況下具有必要的信號完整性:
減少上升時間對于信號完整性非常關(guān)鍵
三、9個影響PCB信號完整性因素
一般來說，快速信號上升時間和高信號頻率會增加信號完整性問題。我們可以將各種信號完整性問題分為以下幾類：
1、不受控制的線路阻抗導(dǎo)致的信號衰減
網(wǎng)絡(luò)上的信號質(zhì)量取決于信號跡線及其返回路徑的特性。在線路傳輸過程中，如果信號遇到線路阻抗的變化或不均勺性，就會受到反射，導(dǎo)致振鈴和信號失真。
此外，信號上升時間越快，不受控制的線路阻抗變化引起的信號失真就越大。
解決辦法：
我們可以通過以下方式減少或消除線路阻抗變化，從而最大限度地減少反射引起的信號失真：
信號完整性對PCB的成功至關(guān)重要
終端電阻的主要目的是提高信號完整性，工程師可以根據(jù)需要選擇合適的，如下：
2、其他阻抗不連續(xù)引起的信號衰減
阻抗不連續(xù)會導(dǎo)致振鈴和信號失真
如果信號在傳輸過程中遇到阻抗不連續(xù)，"它將遭受反射，從而導(dǎo)致振鈴和信號失真。在遇到以下情況之一時，將發(fā)生線路阻抗的不連續(xù)性：
而且，信號上升時間越快，由阻抗不連續(xù)引起的信號失真就越大。
解決辦法：
我們可以通過以下方式最大限度地減少由于線路阻抗不連續(xù)而導(dǎo)致的信號失真：
電路板上的差分對布線
3、傳播延遲引起的信號衰減
信號在 PCB 上從源傳輸?shù)浇邮掌餍枰邢薜臅r間。信號延遲與信號線長度成正比，與特定 PCB 層上的信號速度成反比。如果數(shù)據(jù)信號和時鐘信號與整體延遲不匹配，它們將在不同的時間到達(dá)接收器進(jìn)行檢測，這將導(dǎo)致信號偏移，偏斜過大會導(dǎo)致信號采樣錯誤。隨著信號速度變得更高，采樣率也更高，允許的偏斜變得更小，導(dǎo)致偏斜導(dǎo)致錯誤的可能性更大。
使用更寬的行間距
解決辦法：
一組信號線中的偏移可以通過信號延遲匹配，主要是通過走線長度匹配來最小化。
4、信號衰減引起的信號劣化
信號在 PCB 線路上傳播時會受到衰減，這是由于導(dǎo)電跡線電阻 (由于集膚效應(yīng)而在較高頻率下會增加)和介電材料耗散因數(shù) Df引起的損耗。這兩種損耗都隨著頻率的增加而增加，因此信號的高頻分量比低頻分量遭受更大的衰減，這會導(dǎo)致信號帶寬降低，進(jìn)而導(dǎo)致信號上升時間增加導(dǎo)致信號失真，并且過多的信號上升時間增加會導(dǎo)致數(shù)據(jù)檢測錯誤。
解決辦法：
當(dāng)信號衰減是一個重要的考慮因素時，必須選擇正確類型的低損耗高速材料并適當(dāng)控制走線幾何形狀，以最大限度地減少信號損失。
5、串?dāng)_噪聲引起的信號變化
信號線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會耦合到相鄰的信號線上，從而在相鄰的信號線上產(chǎn)生稱為串?dāng)_和開關(guān)噪聲的有害信號。
由于跡線之間的互電容和互感而發(fā)生耦合。可以通過增加跡線之間的空間來減少這種互容和互感精合。作為經(jīng)驗法則，間距應(yīng)為走線寬度 3W)的三倍。和往常一樣，更快的上升時間信號會產(chǎn)生更多的串?dāng)_和開關(guān)噪聲。
相鄰PCB信號線上的串?dāng)_
解決辦法：
可以通過以下方式降低串?dāng)_和開關(guān)噪聲：
6、電源和地分配網(wǎng)絡(luò)引起的信號衰減
電源和接地軌或路徑或平面具有非常低但有限的非零阻抗。當(dāng)輸出信號和內(nèi)部門切換狀態(tài)時，通過電源和接地軌 路徑平面的電流會發(fā)生變化，從而導(dǎo)致電源和接地路徑中的電壓降。這將降低設(shè)備電源和接地引腳上的電壓。這種情況的頻率越高，信號轉(zhuǎn)換時間越快，同時切換狀態(tài)的線路數(shù)量越多，電源和接地軌之間的電壓下降就越大。這將降低信號的噪聲容限，如果過多，會導(dǎo)致設(shè)備發(fā)生故障。
解決辦法：
為了減少這些影響，配電網(wǎng)絡(luò)的設(shè)計必須能夠最大限度地降低電力系統(tǒng)的阻抗：
7、EMI/EMC引起的信號衰減
EMI/EMC 隨著頻率和更快的信號上升時間而增加。對于單端信號電流，輻射遠(yuǎn)場強度隨頻率線性增加并與差分信號電流成正比。
解決辦法：
可以通過減小電流環(huán)路面積來降低 EMI。
PCB敏感元件
8、由于過孔存根和跡線存根導(dǎo)致的信號完整性問題
過孔存根是過孔的一部分，不用于信號傳輸。過孔短截線充當(dāng)具有特定諧振頻率的諧振電路，在該頻率下它在其中存儲最大能量。如果信號在該頻率或接近該頻率處具有重要分量，則由于過孔短線在其諧振頻率下的能量需求，該信號分量將被嚴(yán)重衰減。
在下面描述的示例中，過孔,的A部分用于從外層上的導(dǎo)體CI到內(nèi)層上的導(dǎo)體Cn的信號傳播。但是過孔的B部分是無關(guān)的一一因此，是過孔存根。
過孔短截線是PCB中嚴(yán)重信號衰減的原因
解決辦法：
長短截線可能會充當(dāng)天線，從而增加符合 EMC 標(biāo)準(zhǔn)的問題。存根跡線還會產(chǎn)生對信號完整性產(chǎn)生負(fù)面影響的反射。高速信號上的上拉或下拉電阻是存根的常見來源。如果需要此類電阻，則將信號路由為菊花鏈。
通過實施菊花鏈路由避免存根跟蹤
9、地彈引起的信號完整性問題
由于電流過大，電路的接地參考電平從原來的位置偏移。這是由于接地電阻和互連電阻(例如接合線和跡線)造成的。因此，地面上不同點的接地電壓電平將不同。這稱為接地反彈，因為接地電壓會隨電流變化。
解決辦法：
信號的上升時間是 SI問題中的一個關(guān)鍵參數(shù)。為了達(dá)到所需的信號完整性水平，我們應(yīng)該關(guān)注阻抗控制、衰減、地彈、傳播延遲和 EMIEMC。
以上就是關(guān)于 PCB翹曲度原因及解決方法的介紹，希望大家多多支持。